(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-5789

(P2001-5789A)

(43)公開日 平成13年1月12日(2001.1.12)

(51) Int.Cl. ⁷		識別記号		FΙ			7	-マコード(参考)
G06F	15/16	6 1 0		G 0 6	F 15/16		610G	5 B 0 1 3
		6 4 0					640B	5 B 0 3 3
	9/30	3 3 0			9/30		3 3 0 A	5 B 0 4 5
	9/38	3 7 0			9/38		370A	5B060
	12/00	5 7 0			12/00		570B	5 B 0 6 2
			審査請求	有	請求項の数6	OL	(全 6 頁)	最終頁に続く

		1	
(21)出願番号	特願平11-173047	(71)出願人	000004237
			日本電気株式会社
(22)出願日	平成11年6月18日(1999.6.18)		東京都港区芝五丁目7番1号
		(72)発明者	遠藤盛久
			東京都港区芝五丁目7番1号 日本電気株
			式会社内
		(74)代理人	100082935
	·		弁理士 京本 直樹 (外2名)


最終頁に続く

(54) 【発明の名称】 マルチコアDSP回路

(57)【要約】

【課題】複数のDSPコアを1つのLSIに実装して、 処理チャネル数を効率良く増加させるマルチコアDSP 回路を提供する。

【解決手段】 DSP5~8はディジタル信号処理を実行する。ROM13はこれらのDSPを動作させるプログラムを格納する。RAM9~12は各DSPコアがディジタル信号処理した結果を保持しかつ作業領域として使用する。クロック生成器20はDSPコアを動作させるシステムクロック15を発生する。プログラムカウンタPC1~4は各DSPコアを動作させるプログラムを読み出す。PCクロック生成器21はPCクロック14を発生する。



【特許請求の範囲】

【請求項1】 ディジタル信号処理を行う複数のディジタル・シグナル・プロセッサコア(DSPコア)と:このDSPコアを動作させるプログラムを格納する1つのリード・オンリー・メモリ(ROM)と;前記複数のDSPコアを動作させるシステムクロックと:このシステムクロックの動作周波数に前記DSPコアの数をかけた周波数のプログラムカウンタ・クロックで動作させ、前記ROMからプログラムデータを読み出すプログラムカウンタと:を有し

1

複数チャネルのディジタル信号処理を実行することを特 徴とするマルチコアDSP回路。

【請求項2】 前記プログラムを格納するROMを、より高速動作することが可能なランダム・アクセス・メモリ(RAM)におきかえ、前記プログラムを外部からダウンロードしてプログラム領域として使うことを特徴とする請求項1記載のマルチコアDSP回路。

【請求項3】 請求項1又は請求項2記載のマルチコア DSP回路を内蔵したことを特徴とする集積回路。

【請求項4】 ディジタル信号処理を実行するn(nは 20 1以上の整数) 個のDSPコアと;前記n個のDSPコアを動作させるシステムクロックを発生する第1のクロック生成器と:前記n個のDSPコアの各々がディジタル信号処理した結果を保持し、かつ作業領域として使用する前記n個のDSPに対応したn個のRAMと.前記n個のDSPに対応したn個のRAMと.前記の個のDSPに対応したののプログラムを格納したROMと:このROMから前記プログラムを格納したROMと:このROMから前記プログラムを読み出し、前記n個のDSPの各々に転送するn個のプログラムカウンタと;これらプログラムカウンタにプログラムカウンタにプログラムを出力する第2のクロック生成器 30 と:を備えたことを特徴とするマルチコアDSP回路。 【請求項5】 前記プログラムを格納するROMを、より高速動作することが可能なることが、アクセフ・スチ

【請求項5】 前記プログラムを格納するROMを、より高速動作することが可能なランダム・アクセス・メモリ(RAM)におきかえ、前記プログラムを外部からダウンロードしてプログラム領域として使うことを特徴とする請求項4記載のマルチコアDSP回路。

【請求項6】 請求項4又は請求項5記載のマルチコア DSP回路を内蔵したことを特徴とする集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はマルチコアDSP回路に関し、特に複数チャンネルのディジタル信号処理を実行するマルチコアDSP回路に関する。

[0002]

【従来の技術】最近の電子機器、例えばモデム、シンセ サイザー、音源ボードの音響機器や各種の圧縮・伸張機 器等に信号処理演算回路が使用されている。この信号処 理演算回路は通常DSP(Digital Signa ОMからフログラムガウンタ・クロ 1 Processor)と呼称されており、演算部で タと、を有し、複数チャネルのあるDSPコアと、メモリおよび外部とのインタフェー 50 行することを特徴としている。

ス部を含んでいる。特にDSPコアが一つのLSIの中に複数個内蔵される場合、マルチコアと呼称されている。

【0003】従来、複数のDSPコアを1LSIに実装する場合、1つの処理を複数のDSPコアで分散させて処理するので、処理プログラム領域は各DSPコア毎に必要となり、1LSIに占めるプログラム領域が増加することになる。

【0004】このようなDSPの一例として、特開平8 10 - 106375号公報記載の「信号処理演算器」が知られている。

【0005】この公報では、DSPコアと複数の機能プロックとこれら機能プロックに接続された選択回路および外部メモリとから成り、所定のアプリケーションに応じて一つまたは複数の機能プロックを同時に選択することで、最適アプリケーションに対応した信号処理演算器を構成する技術が記載されている。

【0006】また、特開平5-035700号公報記載の「マルチプロセッサシステム」が知られている。この公報では、複数のDSPに負荷を分散させることで、LS1全体の処理能力を向上させる技術が記載されている。

[0007]

【発明が解決しようとする課題】上述した従来のマルチコアDSP回路は、DSPを搭載する装置を小型化するため1チップで複数チャネルの処理を実行するが、1個のDSPコアで実行できる処理はLS1の動作周波数の上からも限界があるという欠点を有している。

【0008】また、各DSPに対して個別にプログラム 30 領域を設けているため、いずれもシステム的にプログラムメモリを格納する領域が増加しLSIのサイズが大きくなるという欠点を有している。

【0009】本発明の目的は、複数のDSPコアが使用するプログラム領域を共有させることでISIIチップ当たりに実装するフログラム領域を減少させ、複数のDSPコアを実装したLSIの実現と、高速化による処理チャネル数を効率良く増加させるマルチコアDSP回路を提供することにある。

[0010]

○ 【課題を解決するための手段】本発明のマルチコアDS P回路は、ディジタル信号処理を行う複数のディジタル ・シグナル・フロセッサコア(DSPコア)と、このD SPコアを動作させるフログラムを格納する1つのリード・オンリー・メモリ(ROM)と、前記複数のDSP コアを動作させるシステムクロックと、このシステムクロックの動作周波数に前記DSPコアの数をかけた周波 数のフログラムカウンタ・クロックで動作させ、前記R OMからフログラムデータを読み出すプログラムカウンタと、を有し、複数チャネルのディジタル信号処理を実

~ . .

3

【0011】前記プログラムを格納するROMを、より 高速動作することが可能なランダム・アクセス・メモリ (RAM)におきかえ、前記プログラムを外部からダウンロードしてプログラム領域として使うことを特徴としている。

【0012】また、マルチコアDSP回路を内蔵した集積回路を特徴としている。

【0013】ディジタル信号処理を実行するn(nは】以上の整数)個のDSPコアと;前記n個のDSPコアを動作させるシステムクロックを発生する第1のクロック生成器と:前記n個のDSPコアの各々がディジタル信号処理した結果を保持し、かつ作業領域として使用する前記n個のDSPに対応したn個のRAMと;前記n個のDSPコアを動作させるためのプログラムを絡納したROMと:このROMから前記プログラムを読み出し、前記n個のDSPの各々に転送するn個のプログラムカウンタと;これらプログラムカウンタにプログラムカウンタ・クロックを出力する第2のクロック生成器と:を備えたことを特徴としている。

【0014】前記プログラムを格納するROMを、より 20 高速動作することが可能なランダム・アクセス・メモリ (RAM) におきかえ、前記プログラムを外部からダウンロードしてプログラム領域として使うことを特徴としている。

【0015】また、マルチコアDSP回路を内蔵した集 積回路を特徴としている。

[0016]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。

【0017】図1は本発明のマルチコアDSP回路のつの実施の形態を示すブロック図である。

【0018】図1に示す本実施の形態は一つの集積回路 (LSI)を示し、LSI40は、ディジタル信号処理 を実行する4個のDSPコアであるDSP5. DSP 6、DSP7、DSP8と、これらのDSPコアを動作 させるためのプログラムを格納したROM13と、各D SPコアがディジタル信号処理した結果を保持しかつ作 業領域として使用するRAM9、RAM10、RAM1 1、RAM12と、DSPコアを動作させるシステムク ロック15を発生するクロック生成器20と、プログラ ムを読み出すプログラムカウンタ(Program C ounter:以下、PCと記す)のPC1、PC2、 PC3、PC4と、これらプログラムカウンタにPCク ロック14を出力するPCクロック生成器21とから構 成されている。このPCクロック14は、プログラムカ ウンタであるPC1~PC4に供給され、DSP5~8 を動作させるためROM13からプログラムを読み出 す。PCI~PC4はシステムクロック15の4倍の速 さで動作する。従って、PCI~PC4がROM13の

DSP毎にPCクロック14を1周期分だけ位相をすらすことで、システムクロック15の1周期中に4個のDSP5~8が各々必要なプログラムをROM13のプログラム領域から読み出すことが可能になる。図2は図1のプログラムメモリアクセスを示すタイムチャートである。

【0019】次に、図1および図2を参照して本実施の 形態の動作をより詳細に説明する。

【0020】まず図2を参照して、DSPコアであるD 10 SP5~8の動作について説明する。

【0021】 DSP 5~8ではパイプライン処理が用いられ、ROM 13のプログラム領域からDSP 5~8を動作させる命令をフェッチし(F 0、F 1、F 2、F 3)、読み出し動作(R 0、R 1、R 2、R 3)、フェッチした命令のデコード動作(D 0、D 1、D 2、D 3)、命令の実行動作(E 0、E 1、E 2、E 3)をサイクリックにPC クロック 1 4 のタイミングで繰り返す。これら 4 種類の各動作を、システムクロック 1 5の 1 周期分で各々実行する。

【0022】一番最初のフェッチ動作で、DSP5~8 は次に実行するべきプログラムが格納されたROMI3 のメモリアドレスをアドレスバス23を経由してアドレ スデータ24で指定する(フェッチ動作)。プログラムカ ウンタであるPCI~PC4は、そのアドレスに格納さ れているプログラムデータ25を次の周期のシステムク ロック15を用いて読み出す(読み出し動作)。PC1~ PC4に対応するDSP5~8は、読み出したプログラ ムデータ25をデータバス22を経由して各々デコード して実行する。この一連の動作の中で読み出し動作以外 30 は、DSP5~8の各DSPが独立に行うため、各DS Pが各々独立に並列動作しているとみなすことができ る。従って、ROMI3のプログラム領域からのプログ ラムデータ25の読み出し動作が可能かどうかを、フラ グ等のチェックなしに簡単な回路でLSIを構成するこ とが可能になる。一方、読み出し動作は、プログラムデ ータ25を格納しているROM13を共有しているた め、DSP5~8が一度にアドレスバス23経由でRO M13にアクセスするとバスに競台条件が生じ、DSP 5~8に対するプログラムデータ25を正確に読み出す 40 ことができない。このため、PCクロック14をシステ ムクロック15の4倍で動作させ、PC1~PC4は4 倍の周波数で動作するPCクロック28a~28dを各 々抽出することになる。

【0023】図3は図1のプログラム読み出しを示すタイムチャートである。図3(a)はプログラムカウンタの詳細ブロック図であり、図3(b)は読み出しバルスのタイムチャートを示す。

す。PCI〜PC4はシステムクロック15の4倍の速 (0024) DSP5に対するプログラム読み出しクロ さで動作する。従って、PCI〜PC4がROM13の ックをPCCLK28a、DSP6に対するプログラム プログラム領域からデータを読み出すタイミングを、各 50 読み出しクロックをPCCLK28b、DSP7に対す 5

るプログラム読み出しクロックをPCCLK28c、D SP8に対するプログラム読み出しクロックをPCCL K28dとする。

【0025】プログラムカウンタであるPC1~PC4 に同一のPCクロック14が共通に入力される。クロッ ク選択器 16で、各々のDSPがROM 13のプログラ ムデータ25を読み出すのに必要なクロックPCCLK 28a. 28b. 28c. 28dを抽出して、それぞれ のDSPに出力する。クロック選択器16は、0から3 14との論理条件をとり、条件が合ったときにのみPC CLK28a, 28b, 28c, 28dのいずれかを出 力する構成とする。各々のプログラムカウンタPC1~ 4が、カウンタ17の出力と比較する条件を異なる値に 設定することで、各PCがプログラムテータ25を読み 出すタイミングの位相を図3(b)のように任意にずら すことが可能になる。

【0026】このため、DSP5~DSP8の各々が相 互に競台することなく、ROM13のプログラム領域か らプログラムデータ25を読み出すことが可能になる。 【0027】すなわち、1個のブログラム領域を複数の DSPコアであるDSP5~8が共有するので、プログ ラムデータ25を格納するメモリ領域を最小限に押さえ ることができる。従って、複数のDSPコアを実装し、 複数チャンネルのディジタル信号処理を実行させるサイ ズの小さいLSIを構成することが可能になる。

【0028】なお、1つのLS140のなかに4個のD SP5~8を実装した例を説明したが、4個に限定され るものでなく、任意の数のDSPコアの実装が可能であ

【0029】上述の通り本マルチコアDSP回路は、D SPコアのブログラム読み出し用プログラムカウンタを 動作させるクロック周波数を、システムクロック周波数 に較べDSPコアの数と同じ倍率で高速動作させるの で、各DSPがそれぞれタイミングをずらしながらプロ グラム領域にアクセスできるため、各DSPコアに対す るプログラム領域を個別に用意する必要がなくなり、1 つのプログラム領域を複数のDSPコアで共有すること ができる。従って、1チップで複数チャネルのディシタ ル信号処理を実行するために、複数のDSPコアを1チ 40 28a, 28b, 28c, 28d ップ内に搭載し、その複数のDSPコアが同しプログラ ム領域を共有することで、チップに搭載するプログラム

メモリ量を削減している。

【0030】なお、プログラムを格納するROM13 を より高速動作することが可能なRAMにおきかえ、 プログラムを外部からダウンロードしてプログラム領域 として使うこともある。また、DSPの処理結果を保持 し、作業領域として使用しているRAM9~12をそれ ぞれDSP5~8に含ませた構成も可能である。

[0031]

【発明の効果】以上説明したように、本発明のマルチコ までをカウントするカウンタ17の出力とPCクロック 10 アDSP回路はブログラム領域を各DSPコアに共有さ せることでプログラム領域を最小限にすることができる ので、ブログラムメモリ容量の少ない複数のDSPコア を実装したLSIが可能になるという効果を有してい

> 【0032】また、プログラムを読み出す速度を高速化 することで、実装可能なDSPコアの個数を単純に増や すことができるという効果を有している。

【図面の簡単な説明】

【図1】本発明のマルチコアDSP回路の一つの実施の 20 形態を示すブロック図である。

【図2】図1のプログラムメモリアクセスを示すタイム チャートである。

【図3】図1のプログラム読み出しを示すタイムチャー トである。

【符号の説明】

] ~ 4. PC

 $5 \sim 8$ DSP

RAM $9 \sim 12$

ROM 1.3

30 1.4 PCクロック

> システムクロック 15

クロック選択器 16

カウンタ 17

クロック生成器 2.0

PCクロック生成器 2.1

データバス 22

アドレスバス 23


アドレスデータ 24

プログラムデータ 25


PCCLK

LSI 4.0


【図]]




【図2】



(図3)





フロントページの続き

(51) Int .C1.7		識別記号	FI		テーマコート (参考)
G06F	12/06	522	G06F	12/06	522B 5D378
	15/177	6 7 0		15/177	670B
	15/78	5 1 0		15/78	5 1 0 G
G 1 0 H	7/02		G 1 0 H	7/00	5217

Fターム(参考) 58013 DD01 DD05

5B033 AA06 BC00 DB12

5B045 AA05 BB28 BB47 GG12 HH02

5B060 AB10 AC01 CA08 CC03 KA02

KA04 MM02 MM03

5B062 AA03 CC04 CC06 EE09

5D378 BB06 BB08 BB11 ZZ03